助手标题  
全文文献 工具书 数字 学术定义 翻译助手 学术趋势 更多
查询帮助
意见反馈
   hdlc frame 在 电信技术 分类中 的翻译结果: 查询用时:0.397秒
图标索引 在分类学科中查询
所有学科
电信技术
互联网技术
更多类别查询

图标索引 历史查询
 

hdlc frame
相关语句
  “hdlc frame”译为未确定词的双语例句
    This article gives a method of implementation of HDLC with a double-core chip Triscend E5.The HDLC Frame structure and its corresponding control modules are realized by the Configurable System Logic(CSL) on chip while the interactions between CSL and MCU are realized with DMA channels intograted in the chip and inner bus.
    给出了一种以8032微处理器为核、配备了FPGA(现场可编程门阵列)的双核芯片E5CSoC(可配置系统芯片)实现HDLC(高级数据链路控制)逻辑的方法,该方法利用片上的CSL(可配置系统逻辑)实现HDLC的帧结构和相关控制模块,并利用片内总线和片内集成的DMA(直接存储器存取)通道实现CSL和MCU(单片机)的数据交换,从而完成整个HDLC功能。
短句来源
查询“hdlc frame”译词为用户自定义的双语例句

    我想查看译文中含有:的双语例句
例句
为了更好的帮助您理解掌握查询词或其译词在地道英语中的实际用法,我们为您准备了出自英文原文的大量英语例句,供您参考。
  hdlc frame
The Link Control Protocol can negotiate modifications to the basic HDLC frame structure.
      
ISO 3309-1979 specifies the HDLC frame structure for use in synchronous environments.
      


This article gives a method of implementation of HDLC with a double-core chip Triscend E5.The HDLC Frame structure and its corresponding control modules are realized by the Configurable System Logic(CSL) on chip while the interactions between CSL and MCU are realized with DMA channels intograted in the chip and inner bus.Compared to conventional methods such as soft programming or pure FGPA,the method presented has the advantage of high flexibility,low complexity,great efficiency,high scale of integration...

This article gives a method of implementation of HDLC with a double-core chip Triscend E5.The HDLC Frame structure and its corresponding control modules are realized by the Configurable System Logic(CSL) on chip while the interactions between CSL and MCU are realized with DMA channels intograted in the chip and inner bus.Compared to conventional methods such as soft programming or pure FGPA,the method presented has the advantage of high flexibility,low complexity,great efficiency,high scale of integration and low power consumption.

给出了一种以8032微处理器为核、配备了FPGA(现场可编程门阵列)的双核芯片E5CSoC(可配置系统芯片)实现HDLC(高级数据链路控制)逻辑的方法,该方法利用片上的CSL(可配置系统逻辑)实现HDLC的帧结构和相关控制模块,并利用片内总线和片内集成的DMA(直接存储器存取)通道实现CSL和MCU(单片机)的数据交换,从而完成整个HDLC功能。该方法相对于专用芯片或FPGA实现表现出突出的灵活性、高效性,且集成度高、功耗小。

 
图标索引 相关查询

 


 
CNKI小工具
在英文学术搜索中查有关hdlc frame的内容
在知识搜索中查有关hdlc frame的内容
在数字搜索中查有关hdlc frame的内容
在概念知识元中查有关hdlc frame的内容
在学术趋势中查有关hdlc frame的内容
 
 

CNKI主页设CNKI翻译助手为主页 | 收藏CNKI翻译助手 | 广告服务 | 英文学术搜索
版权图标  2008 CNKI-中国知网
京ICP证040431号 互联网出版许可证 新出网证(京)字008号
北京市公安局海淀分局 备案号:110 1081725
版权图标 2008中国知网(cnki) 中国学术期刊(光盘版)电子杂志社