助手标题  
全文文献 工具书 数字 学术定义 翻译助手 学术趋势 更多
查询帮助
意见反馈
   combinational logic output 的翻译结果: 查询用时:0.006秒
图标索引 在分类学科中查询
所有学科
无线电电子学
更多类别查询

图标索引 历史查询
 

combinational logic output
相关语句
  相似匹配句对
     Combinational Logic
     组合逻辑
短句来源
     A Transition Count Testing of Multi - output Combinational Logic Circuits
     多输出电路跳变次数(TC)测试算法
短句来源
     NOISE ANALYSIS OF SOFT ERRORS IN MULTIPLE OUTPUT COMBINATIONAL LOGIC SYSTEMS
     多输出组合逻辑系统中软故障的分析
短句来源
     TLU-BASED FPGA LOGIC MAPPING FOR SINGLE-OUTPUT COMBINATIONAL NETWORK
     单输出组合网络的TLU FPGA的逻辑映射
短句来源
     A STUDY ON THE MULTI-LEVEL PROGRAMMING AFTER MINIMIZATION OF MULTIPLE OUTPUT COMBINATIONAL LOGIC
     多输出组合逻辑化简后的多级化程序研制报告
短句来源
查询“combinational logic output”译词为用户自定义的双语例句

    我想查看译文中含有:的双语例句
例句
为了更好的帮助您理解掌握查询词或其译词在地道英语中的实际用法,我们为您准备了出自英文原文的大量英语例句,供您参考。
  combinational logic output
The approach utilizes Razor latches, which double sample combinational logic output values.
      


FSM(Finite State Machine) is widely used in the controller design of digital system.Synthesizable state machine design using Verilog has many coding styles that normally generate combinational logic outputs.Timing analysis shows that state machine with combinational outputs is not well suited for high-speed system.A state machine with registered output is presented,which is suited for high-speed system.Finally,a method of state encoding for registering the FSM outputs and synthesizable...

FSM(Finite State Machine) is widely used in the controller design of digital system.Synthesizable state machine design using Verilog has many coding styles that normally generate combinational logic outputs.Timing analysis shows that state machine with combinational outputs is not well suited for high-speed system.A state machine with registered output is presented,which is suited for high-speed system.Finally,a method of state encoding for registering the FSM outputs and synthesizable Verilog coding style is provided with an example.

有限状态机(finitestatemachine,FSM)广泛应用于数字系统的控制器设计中,用Verilog设计的可综合状态机有多种编码风格,通常这些编码风格生成的状态机带有组合逻辑输出。时序分析指出组合逻辑输出型状态机不适合高速系统,提出了一种适合高速系统的寄存器输出型状态机。最后通过实例给出了寄存器输出型状态机的状态编码方法及其可综合Verilog编码风格。

 
图标索引 相关查询

 


 
CNKI小工具
在英文学术搜索中查有关combinational logic output的内容
在知识搜索中查有关combinational logic output的内容
在数字搜索中查有关combinational logic output的内容
在概念知识元中查有关combinational logic output的内容
在学术趋势中查有关combinational logic output的内容
 
 

CNKI主页设CNKI翻译助手为主页 | 收藏CNKI翻译助手 | 广告服务 | 英文学术搜索
版权图标  2008 CNKI-中国知网
京ICP证040431号 互联网出版许可证 新出网证(京)字008号
北京市公安局海淀分局 备案号:110 1081725
版权图标 2008中国知网(cnki) 中国学术期刊(光盘版)电子杂志社